검색어 입력폼

조합 논리 회로의 설계

저작시기 2015.04 |등록일 2017.12.31 한글파일한컴오피스 (hwp) | 20페이지 | 가격 5,000원

목차

없음

본문내용

조합 논리 회로를 설계하기 위해서 먼저 문제를 정확하게 기술하고 필요한 입력과 출력 논리 변수의 수를 정한다. 이들 변수에 이름을 부과하고 모든 경우의 입력 논리 변수의 조건에 따른 출력의 결과를 진리표를 사용하여 작성한다. 간소화된 출력의 논리식을 얻기 위해 부울 대수의 성질이나 카르노맵을 사용한다. 얻어진 입출력 관계의 논리식으로부터 논리게이트를 사용한 논리회로도를 작성한다. 이장에서 다루는 논리회로는 부호기와 복호기, 멀티플렉서와 디멀티플렉서 및 산술회로로서 가산기, 감산기, 곱셈기, 시프터 등이다.

5.1 부호기(Encoder)

부호기는 우리가 이해하기 어려운 신호 즉 암호를 생성한다. 부호기가 가진 제한은 언제나 한 입력만이 1이어야 한다는 것이다(동시에 2 이상 1이 올 수 없다). 다음에 8개 입력 신호를 부호화하여 3개의 출력 신호를 생성하는, 즉 8진수의 수를 2진수의 수로 변환하는 8진-2진 부호기를 다룬다.

<중 략>

부호기의 반대되는 작용을 하는 기기가 복호기이다. 입력이 n개이며 2진수로 표시되면 2n 까지의 정보를 구분할 수 있다.
최소항(minterm)을 생성하며(그림 5-4), 조합 논리 회로가 많은 출력을 갖고 있거나 각 출력 함수가 적은 수의 최소항으로 표시되는 경우 최선의 구현을 달성할 수 있다. 인에이블 ( Enable)단자가 있는 복호기는 디멀티플렉서로서의 기능을 할 수 있어 보다 더 큰 복호기 회로를 구성할 수 있다. 그림 5-3에 3×8 복호기의 블럭도를 표 5-2에 3×8 복호기의 진리표를 보인다.

<중 략>

그림 5-4에서 보는 바와 같이 카르노맵에서 출력은 단지 하나의 조건에서만 1의 값을 가지므로 간소화할 필요 없이 출력의 논리식을 구할 수 있으며, 이 식은 곧 논리 변수가 3개인 경우의 최소항이 됨을 알 수 있다. 이와 같이 하여 구한 논리도가 그림 5-5에 주어졌다. 그림 5-6에는 인에이블 입력을 가진 2X4 복호기의 논리도와 진리표가 주어졌다.

참고 자료

없음
다운로드 맨위로