검색어 입력폼

전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]

저작시기 2016.10 |등록일 2017.10.19 워드파일MS 워드 (docx) | 19페이지 | 가격 500원

목차

<초록 (Abstract) >

1. Introduction (실험에대한소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab

2. Materials & Methods (실험장비및재료와실험방법)
가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서

3. Results of this Lab (실험결과)
가. Results of Lab

4. Discussion (토론)
가. Discussion

5. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
나. Studies from this Lab

6. Reference (참고문헌)

본문내용

1. Introduction (실험에대한소개)
가. Purpose of this Lab
− 조합 논리 회로를 응용한 설계를 한다.
− 플립플롭 회로를 이해하고 학습한다.
− 데이터 전송 회로를 설계한다.
− 직렬입력 및 병렬출력 회로를 설계한다.

나. Essential Backgrounds (Required theory) for this Lab
(1.) 플립플롭 회로
- 조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.
- 이전의 결과 또는 입력 신호에 의하여 동작이 구성되기 위해서는 그 값을 저장해 줄 기억소자가 필요함.
- 대부분의 디지털 시스템은 조합 논리 회로와 기억소자로 구성됨.
- 가장 많이 사용되는 기억소자가 플립플롭.

(2.) 래치(LATCH)
- 2개의 NAND 게이트로 구성된 래치의 동작
- 2개의 NOR 게이트로 구성된 래치의 동작

참고 자료

Lab_06.ppt
다운로드 맨위로