검색어 입력폼

23장 계수기 회로 결과레포트

저작시기 2016.10 |등록일 2017.10.10 한글파일한컴오피스 (hwp) | 3페이지 | 가격 1,000원

목차

1. 실험결과
2. 고찰

본문내용

[ 고 찰 ]
첫 번째 실험에서는 JK flip-flop의 토글 동작을 살펴보았다. 처음에는 CLK과 Q를 관찰하였는데, 입력 CLK이 하강 edge 일 때, 출력 Q의 값이 이전의 값과 반대로 바뀌는 것을 보아 토글 동작이 발생함을 알 수 있었다. 또한, Q와 가 서로 값이 반대로 나오는 것으로 보아 토글 동작을 관찰할 수 있었다.
두 번째 실험에서는 JK flip-flop을 이용한 계수기 회로의 동작을 살펴보았다. 2-bit 계수기를 구성하여 실험하였는데, CLK이 1에서 0으로 변할 때 의 값이 바뀌는 것을 볼 수 있다.

참고 자료

없음
다운로드 맨위로