검색어 입력폼

디지털실험 - 실험 10. 4-Phase clock 발생기 예비

저작시기 2013.09 |등록일 2017.04.02 한글파일한컴오피스 (hwp) | 7페이지 | 가격 1,500원

목차

1. 실험 이론
2. 실험 방법
3. 문제
4. 시뮬레이션 및 고찰

본문내용

1. 실험 이론
- 목 적
1) 비중첩 클럭펄스를 발생시키기 위해 74139의 사용방법을 익힌다.
2) 74139를 사용하여 발생된 클럭파형의 이상여부를 확인한다.

- 원 리
- 다위상클럭은 여러 주기 혹은 동일 주기의 클럭신호가 서로 다른 위상으로 중첩 혹은 비중첩으로 구성한다. 특히 다위상클럭은 신호의 발생이 어렵지만 회로를 제어하기가 용이한 점에서 디지털 시스템에서 많이 사용된다. 예를 들면 마이크로 프로세서는 보통 φ,φ로 불리는 비중첩의 2상 클럭을 필요로 한다. 그러나 동시에 두 개의 파형이 양의 레벨로 되는 것을 피해야 하는 주의가 필요하다. 따라서 양의 펄스는 비중첩 된다고 말한다.

4상 클럭(4-phase clock)
이 실험에서 4상 클럭은 3종류의 IC를 연결하여 구성한다. 7404 inverter, 7476 JK flip-flop, 74139 1-4 decoder는 앞에서 사용된 소자들이다. 이 세 개의 IC 는 4개의 클럭파형 φ,φ,φ,φ를 발생시키기 위해 <그림 10-2>처럼 연결되었다.

참고 자료

없음
다운로드 맨위로