검색어 입력폼

Voltage Adder

저작시기 2016.04 |등록일 2017.03.13 | 최종수정일 2017.05.11 워드파일MS 워드 (docx) | 13페이지 | 가격 1,000원

소개글

제어공학실험
1,2학기 모두 A+

목차

1 . 실험 목적
2 . 기본 이론
3 . 실험 회로
4 . 사용기기 및 재료
5 . 실험순서 및 결과

본문내용

1.【실험목적 】
연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.

2.【 기본이론 】
가산기회로는 2개 이상의 신호전압을 대수합 또는 차를 얻는 회로로 공업계측 기술이나 제어회로에 많이 이용된다. 가령 프로세서 공업계기의 신호가 4~20[mA]이나 이것을 수신하여 0~10[V]의 신호로 변환시키고자 할 경우가 있다. 4~20[mA]의 신호를 250[Ω]의 저항에 흘리면 전압강하로서 1~5[V]의 신호전압을 얻을 수 있으며, 이 전압에서 1[V]의 전압을 감산하면 0~4[V]가 된다. 다시 이 전압을 2.5배로 증폭하면 0~10[V]의 신호전압을 얻을 수 있을 경우 가산기 회로의 응용을 생각할 수가 있다.
가산 및 감산할 신호전압의 양은 몇 개가 있더라도 전부 저항을 통하여 병렬로 연결하면 되며, 입력 신호전압의 기준점은 회로에 의해 공통으로 접지점이 구성되어야 한다.

참고 자료

없음
다운로드 맨위로