검색어 입력폼
평가점수A

2-Stage CMOS OP-Amp Design(홍익대, Hspice이용, 조건 만족시키기)

저작시기 2013.06 |등록일 2017.03.08 한글파일한컴오피스 (hwp) | 21페이지 | 가격 2,500원

소개글

전자회로 수업에서 텀프로젝트로 진행한 2-stage CMOS OP-Amp Design입니다.
텀프로젝트의 목적은 주어진 회로의 MOSFET, 저항, 캐패시터 값을 결정하여 정상 동작 조건 하에서 주어진 조건들을 만족시키는 것입니다.
초반에는 소자 값을 결정하기 위한 식을 유도하였으며, 설계 과정에서는 조건을 하나 하나 만족시켜 나가는 과정을 step by step으로 자세히 담았습니다.
시뮬레이션은 Hspice를 이용했으며, step마다 Hspice시뮬레이션 코드와 결과를 담았습니다.
텀프로젝트 만점을 받은 레포트입니다.

목차

1. Circuit analysis

2. Input Offset Voltage

3. 저주파 소신호 전압이득

4. 설계 과정
① Transistor의 W/L 결정
② Gain, Band-Width, Phase Margin
③ Rs 와 Cc의 변화
④ Slew Rate
⑤ Input offset voltage
⑥ Minimizes power consumption (<2 mW) & layout size
⑦ Voltage follower의 input이 Vcm→Vcm + Vd 로 변할 때의 출력 Vout

5. simulation results

6. Project를 마치면서

7. 참고자료

본문내용

1‘st stage 는 차동증폭기로써, ripple을 없애주며, common mode 입력전압이 출력에 나타나지 않기 위해 사용한다.

1‘st stage = differential input stage

그러나 차동증폭기의 gain은 보통 100보다 작으므로, 이 차동증폭기 하나로는 op-amp 동작에 요구되는 큰 voltage gain을 제공하지 못한다.
따라서 입력 차동 증폭단 다음에 M6의 common source amp를 2‘nd stage 으로 연결하여 op-amp 동작에 요구되는 1000이상의 voltage gain을 얻고자 한다.

2‘nd stage = common source amplifier

그리고 current mirroring의 방법을 이용하여 MOS가 current source로 동작하여 2‘nd stage의 active load로 작용한다.
2’nd stage 의 입력과 출력노드 사이에 저항과 캐패시터가 있는 이유는, 2개의 증폭단 사용으로 pole의 개수가 많아져 주파수 안정도(frequency stability)가 나빠져서 발진할 수 있기 때문이다.
주파수 보상용 캐패시터 Cc와 저항 Rs를 2’nd stage 의 입력과 출력노드 사이에 연결하여 고주파에서의 전압이득을 줄여서 주파수 안정도를 좋게 한다.

참고 자료

박홍준, CMOS아날로그 집적회로 설계(하)
Razavi, fundamentals of microelectronics
Input offset voltage : http://www.edaboard.com/thread75699.html
G.M , P.M : http://www.erc.msstate.edu/mpl/education/classes/ee8223/pp116-123.pdf
다운로드 맨위로