검색어 입력폼

전전컴실험III 제10주 Lab09 MOSFET2 Post

저작시기 2017.02 |등록일 2017.02.05 | 최종수정일 2017.03.26 워드파일MS 워드 (docx) | 10페이지 | 가격 2,200원

목차

(0) Purpose of this Lab
(1) Result of this Lab
(2) Conclusion and Discussion
(3) Reference

본문내용

<1> CMOS Invertor의 스위칭 특성
논리 게이트의 스위칭 특성은 입력신호의 변화에 대해 회로가 얼마나 빨리 반응하는가를 나타내며, 부하 커패시턴스의 충전 또는 방전에 소요되는 시간으로 회로의 동작속도를 결정하는 요소이다.

- 하강시간
인버터의 하강시간은 논리값 1이 입력되는 경우에 발생한다. 논리값 1이 입력되면, [그림 1]과 같이 nMOS는 On가 되어 등가저항 Rn으로 모델링되고, pMOS는 Off상태가 된다. 하강시간은 부하 커패시턴스 C에 충전된 전하가 On된 nMOS를 통해 접지로 방전되는 데 소요되는 시간을 나타낸다.

계단 입력을 가정하면, CMOS Invertor의 하강시간은 근사적으로 식 (1)과 같이 모델링된다. Bn은 식 (2)로 정의되며, m은 전원전압 VDD와 nMOS 문턱전압에 따라 결정되는 상수이다. VDD=3~5V와 VTn= 0.5~1.0V에 대해 m=3~4 범위의 값을 갖는다.

참고 자료

NMOS, PMOs datasheet
preview.hanbit.co.kr/4110/sample.pdf
http://cafe.naver.com/touchstar
다운로드 맨위로