검색어 입력폼

2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

저작시기 2016.11 |등록일 2016.12.23 | 최종수정일 2017.06.25 한글파일한컴오피스 (hwp) | 9페이지 | 가격 900원

소개글

A+ 받은 학생의 보고서입니다. 믿으셔도 됩니다.

목차

8-4. 설계실습 내용 및 분석
8-5. 결론

본문내용

8-4. 설계실습 내용 및 분석
8-4-1 설계한 논리게이트 구현 및 동작
(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정한다.

<중 략>

8-5. 결론
본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습이 잘 되었다고 생각하는가? 실습이 잘 되었거나 못 되었으면 그 이유를 생각하여 서술한다.

-A
본 설계실습에서는 여러 종류의 게이트를 실제로 구현해보고 진리표대로 작동하는지 확인해보았다. 그 결과 모두 다 잘 작동하는 것을 확인할 수 있었다. 그리고 AND 게이트와 OR 게이트로 시간딜레이도 측정해보았다. 측정 결과 출력이 Low에서 High로 가는 경우 AND 게이트가 OR 게이트보다 1개당 0.87 ns 정도의 시간딜레이가 더 생긴다는 것을 알았다.
설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점은 크게 없었다고 생각한다. 다만 우리가 실험실에서 설계한 회로가 실제 분야에서 사용되는 회로와 큰 차이가 나는 부분 중 하나는 wire 부분이라고 생각한다. ASIC 설계 시간에 배웠듯이 wire에도 저항이랑 커패시터 성분이 있기 때문에 wire를 짧게 해주는 것이 좋다. 하지만 우리는 실험적 측면에서 접근하기 때문에 그럴 필요는 없지만, 결과에 오차가 발생했을 경우 생각할 수 있는 원인 중 하나이다.

참고 자료

없음
다운로드 맨위로