검색어 입력폼

반도체 패키징 공정 기술 및 특성평가

저작시기 2016.04 |등록일 2016.04.26 | 최종수정일 2016.04.29 파일확장자어도비 PDF (pdf) | 25페이지 | 가격 2,000원

* 본 문서는 배포용으로 복사 및 편집이 불가합니다.

목차

1. 반도체 패키징 공정

2. 반도체 패키징 구조와 이해
1) QFN (quad flat no lead)
2) TSOP (thin small outline package)
3) BOC (board on chip)
4) MCP (multi chip package)
5) FCB (flip chip bonding)
6) SIP (system in package)
7) WLCSP (wafer level chip scale package)
8) POP (package on package)
9) FOWLP (fan out wafer level pacakge)
10) TSV (through silicon via)
11) 인터포저 (interposer)
12) 유연 패키지 기술 (flexible package)
13) Embedded PCB

본문내용

1. 반도체 패키징 공정
반도체 제조 공정은 웨이퍼 위에 회로를 형성시키는 전 공정(FE:Front-End)과 후 공 정 (BE:Back-End)으로 구분되어지고, 전 공정은 다시 Wafer Diffusion 공정과 Wafer Test 공정으로 나뉘고, 후 공정은 다시 패키징 공정(또는 Assembly 공정)과 테스트 공 정으로 나뉘게 된다. 일반적으로 반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반 도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능 성이 존재한다. 따라서 반도체를 패키징하는 가장 큰 목적은 1) 반도체 칩에 필요한 전원 공급, 2) 반 도체 칩과 메인 PCB간의 신호 연결, 3) 반도체 칩에서 발생되는 열 방출, 4) 반도체 칩을 외부의 습기나 불순물로부터 보호할 수 있게 포장하여 반도체로서의 기능을 할 수 있도록 해 주는 기술을 반도체 패키징(Packaging)이라고 한다.

참고 자료

없음
다운로드 맨위로