검색어 입력폼

교수설계 교수지도안 이론/실습

저작시기 2016.01 |등록일 2016.01.17 | 최종수정일 2016.02.05 파일확장자압축파일 (zip) | 4페이지 | 가격 500원

소개글

한기대 교수설계 이론/실습 과제입니다.

목차

없음

본문내용

학습자 특성
1. 디지털 공학 및 디지털공학실습 과목 이수자
2. VHDL에 대해 학습경험이 없는 학생
3. C 프로그래밍에 대해 기초지식이 있는 학생

최종수업목표
1. 정수표현을 진법에 맞게 표현할 수 있다.
2. 논리강도에 대해 설명할 수 있다.
3. Verilog의 예약어를 구분할 수 있다.

세부수업목표
1-1. unsigned수와 signed수의 차이를 설명할 수 있다.
1-2. Verilog의 상수의 종류를 열거할 수 있다.
1-3. 진법간의 수표기 변환을 자유롭게 할 수 있다.
2-1. 논리강도에 순서대로 logic를 열거할 수 있다.
2-2. 논리강도에 맞는 nemonic를 기술할 수 있다.
3-1. 예약어를 5가지 이상을 열거할 수 있다.
3-2. Verilog의 예약어 5가지 이상을 각각 설명할 수 있다.

참고 자료

없음

압축파일 내 파일목록

교수-학습지도안[실습].hwp
교수-학습지도안[이론].hwp
다운로드 맨위로