검색어 입력폼

08-전자회로실험-예비보고서

저작시기 2015.09 |등록일 2015.12.24 | 최종수정일 2015.12.26 한글파일한컴오피스 (hwp) | 8페이지 | 가격 2,000원

목차

1. 실험 목표
2. 예비 이론
3. 예비 보고 사항
4. 실험 과정
5. 참조 문헌

본문내용

1. 실험 목표
아날로그 회로에서 사용되는 연산 증폭기의 동작 원리를 이해하고 설계할 수 있다.
연산 증폭기의 기본적인 성능 파라미터들을 이해하고, 응용 회로를 설계하여 실험을 통해 측정할 수 있다.

2. 예비 이론
(1) 연산 증폭기의 기본 동작
① 동작 원리 : 아래의 [그림 1]은 연산 증폭기 회로를 나타낸다.

<중 략>

① 이득 : 연산 증폭기의 열린 루프 이득은 높을수록 비선형성을 억제하며, 궤환 시스템의 정확도를 결정한다. 이를 높이기 위해서는 속도 및 출력 전압 스윙 등의 파라미터를 희생하여야 한다. 따라서 필요 최소한의 이득을 바탕으로 회로를 구성하도록 한다.
② 소신호 대역폭 : 동작 주파수가 증가함에 따라 열린 루프 이득이 감소하여 궤환 시스템의 오차를 증가시킨다.

<중 략>

④ 출력 스윙 : 다양한 신호 진폭을 수용하기 위해서는 큰 출력 전압 스윙이 유리하지만, 이에 따라 소자 크기, 바이어스 전류 및 속도를 희생하여야 하므로 적절한 출력 스윙 설계가 필요하다.
⑤ 선형성 : 연산 증폭기의 열린 루프 연산 증폭기는 비선형성의 문제를 갖고 있지만, 이를 해결하기 위해서 두 가지 방법을 이용한다. 먼저, 짝수 차수 고조파를 억제하기 위해 완전 차동
구조를 이용하는 방법이 있고, 또 다른 방법으로 충분히 큰 열린 루프 이득을 가지도록 설계하여 피드백 시스템이 적절한 선형성을 달성할 수 있도록 하는 방법이다.

<중 략>

(1) 실험회로 1에서 연산 증폭기 입력의 공통 모드 전압 범위를 구하시오. 입력의 공통 모드 전압을 변화시키면서, 연산 증폭기의 DC 전류가 일정하게 흐르고 출력의 공통 모드 전압이 일정하게 유지되는 범위를 구해서 [표 17-1]에 기록하시오.
(2) 연산 증폭기의 입력 및 출력 스윙 레벨을 구하시오. 음의 입력 단자에는 실험 절차 (1)에서 구한 입력 공통 모드 전압 범위의 중간 값에 해당되는 공통 모드 전압을 인가하고, 양의 단자에 주파수 사인파의 크기를 10mV ~ 10V까지 10mV 단위로 증가시키면서 출력의 크기 및 파형을 관찰하여 [표 17-2]에 기록하시오.

참고 자료

이강윤 지음 [단계별로 배우는 전자 회로 실험] 제 1판 한빛 미디어 p.327 ~ 342 (연산 증폭기 특성)
Adel S. Sedra, Kenneth C. Smith 지음 [Microelectronic Circuits] 제 6판 한티 미디어 p.88 ~ 163 (연산 증폭기)
다운로드 맨위로