검색어 입력폼

연산회로 예비보고서

저작시기 2014.04 |등록일 2014.11.28 한글파일한컴오피스 (hwp) | 2페이지 | 가격 1,500원

목차

1. 실험 목적
2. 반가산기
3. 전가산기
4. 병렬 가산기
5. 직렬 가산기
6. 반감산기와 전감산기
7. 병렬 감산기와 직렬 감산기
8. 이진 곱셈계산과 승산기
9. 논리연산장치 (ALU)
10. 참고문헌

본문내용

■실험 목적
-이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인하는 실험입니다.
■반가산기
-반가산기(half adder)는 이진법으로 표시된 두 개의 수를 이진법의 덧셈 규칙에 따라 더하는 가산기입니다.
그림 1 반가산기 회로도그림 2 반가산기 logic symbol그림 3 진리표
위의 그림을 보고 알 수 있듯이 두 수 A, B를 더해서 나오는 합(sum) ∑와 자리올림(carry) C _{out}는 A, B를 입력으로 하여 각각 XOR 게이트와 AND 게이트를 통과하여 얻은 출력에 해당됩니다.

<중 략>

선택 입력 S_3 S_2 S_1 S_0를 변화시킬 수 있는 방법이 16가지이므로 ALU는 16가지의 동작을 행할 수 있게 되며, 이 때 M의 값에 따라 high(1)이면 그림 13⒝와 같은 논리연산을, low(0)이면 {barC}_n을 같이 이용하여 산술연산을 할 수 있다

참고 자료

이병기, 『디저털공학실험』, 사이텍미디어, 2000, pp153-168.
Thomas L. Floyd, 『Digital Fundamentals with PLD Programming』, PEARSON Prentice Hall, 2006, pp452-469.
위키백과, 검색어 가산기, http://ko.wikipedia.org
다운로드 맨위로