검색어 입력폼

5장 기본연산회로 예비보고서

저작시기 2010.09 |등록일 2014.11.14 한글파일한글 (hwp) | 8페이지 | 가격 500원

목차

1. 실험목적
2. 관련이론
3. 사용 기자재 및 부품
4. 실험순서

본문내용

실험목적
연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.
관련이론
반 가산기(HA : Half Adder)
반 가산기는 그림과 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.
반가산기 회로를 설계하기 위하여 첫 번째로 문제에 맞게 진리표를 작성해야 한다. 반가산기에 대한 진리표는 아래와 같다. 여기서 S(Sum)는 두 수의 합을 의미하고, C(carry)는 캐리를 의미한다.

<중 략>

둘째로 각각의 출력변수 D와 B0에 대하여 논리식을 만든다. 위의 진리표에서 출력변수 D와 B0에 대한 논리식을 최소항으로 표현하면 다음과 같다.
D = A B Bi
B0 = B + Bi + BBi
차와 자리 빌림수에 대한 논리식을 구하였으므로 세 번째로 논리회로로 구현하면 전감산기 회로는 아래와 같다.
<출력파형>
또한 2개의 반감산기를 이용한 전감산기를 설계하여 보자, 자리 빌림수(B0)를 반감산기에 맞게 변형하면 다음 수식과 같고, 2개의 반감산기를 이용한 전감산기 회로는 아래와 같이 구성할 수 있다.

참고 자료

없음
다운로드 맨위로