검색어 입력폼

[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험18) 타이머(Timer) 설계

저작시기 2014.06 |등록일 2014.10.21 | 최종수정일 2016.06.13 한글파일한글 (hwp) | 11페이지 | 가격 1,000원

소개글


타이머(Timer)

베릴로그 언어로 코딩하고, 시뮬레이션 및 DE2보드에 연결하여 동작을 확인

목차

1. 예비보고서
2. 결과보고서

본문내용

실험 (1)
1. Enable 신호를 추가하여 register 초기화
2. 50MHz or 27MHz를 이용, 1MHz로 분주
3. push switch 사용 위한 sw_min, sw_sec 수정
4. 7-segment (sw_sec)
5. DE2보드 동작시키기(단, 일초 단위만 동작 확인)

참고 자료

없음
다운로드 맨위로