검색어 입력폼

[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험15) 상태도(State Diagram) 구현

저작시기 2014.05 |등록일 2014.10.21 | 최종수정일 2016.06.13 한글파일한글 (hwp) | 4페이지 | 가격 1,000원

소개글

상태도(State Diagram)

베릴로그 언어로 코딩하고, State Diagram을 생성하여 확인

목차

1. 예비보고서
2. 결과보고서

본문내용

실험 (1) p201에 주어진 상태도를 Verilog HDL로 구현하라.
코드
State Diagram
실험 (2) 카운트 방향을 제어하는 입력신호가 up_dn인 3비트 up-down 카운터의 상태도를 완성하고, Verilog HDL로 구현하라.

참고 자료

없음
다운로드 맨위로