검색어 입력폼

[디지털회로실험] (실험7) 래치, 플립플롭, 시프트 레지스터 ,(실험8) 8비트 가산기

저작시기 2014.03 |등록일 2014.10.21 | 최종수정일 2016.06.13 한글파일한글 (hwp) | 5페이지 | 가격 500원

소개글

[디지털회로실험] (실험7) 래치, 플립플롭, 시프트 레지스터 // (실험8) 8비트 가산기

쿼터스를 이용하여 각종 TTL의 회로도를 구현하고 시뮬레이션 결과 확인함으로써 동작을 확인한다.

목차

1. 실험7-(1) SR 래치의 특성
1) 회로도
2) 시뮬레이션 결과
2. 실험7-(2) Enable이 있는 SR 래치
1) 회로도
2) 시뮬레이션 결과
3. 실험7-(3) 7474 TTL (D 플립플롭)의 동작 확인
1) 회로도
2) 시뮬레이션 결과
4. 실험7-(4) 4비트 시프트 레지스터
1) 회로도
2) 시뮬레이션 결과
5. 실험8-(1) 4비트 가산기 74283 TTL의 동작 확인
1) 회로도
2) 시뮬레이션 결과
6. 실험8-(3) 2개의 74283 TTL을 이용한 8비트 가산기 동작 확인
1) 회로도
2) 시뮬레이션 결과

본문내용

회로도와 시뮬레이션 결과 로 이루어진 문서입니다.

참고 자료

없음
다운로드 맨위로