검색어 입력폼

아주대 전자회로실험 설계예비2 CMOS OP AMP 설계

저작시기 2010.06 |등록일 2014.10.05 | 최종수정일 2017.08.03 한글파일한글 (hwp) | 4페이지 | 가격 1,200원

소개글

아주대 전자회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
설계과제2 CMOS OP AMP 설계 예비 레포트입니다.
많은 도움 되시길 바랍니다.

목차

1. 목적

2. 이론
1) CMOS & CD 4007
2) Current Mirror
3) 능동부하를 가진 차동 증폭기
4) 2 Stage CMOS OP AMP
5) OP AMP
6) Overshoot, Undershoot

3. 실험 절차

4. Simulation과 설명
1) DC operation
2) 증폭단 특성 측정 (Closed-loop 구성)
3) Open-loop Gain

본문내용

● 목적
NMOS,PMOS 소자와 커패시터, 저항을 이용하여 2stage CMOS opamp를 설계해보고 동작원리와 동작 특성을 확인하여 Closed-loop gain 과 Open-loop gain 을 구해본다. 그리고 오버슈트와 언더슈트의 발생원인과 해결책을 찾아본다.

● 이론
1. CMOS & CD 4007
CMOS(Complementary metal–oxide–semiconductor)는 P-MOS와 N-MOS의 단점을 보완하기 위해 만들어졌으며 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는데 이용된다.

<중 략>

6. Overshoot, Undershoot
Undershoot
1)반응값이 안정 상태로부터 증가하기 전에 나타나는 미세한 감소 또는 반응값의 변화(감소) 후 안정 상태에 이르기 전에 나타나는 일시적인 감소 현상. 층서 구조에 대한 수직탐사 곡선에서 자주 나타난다. 2)CSAMT 탐사의 겉보기 비저항 곡선에서 원거리장 반응으로부터 근거리장 반응으로 주파수가 감소할 때, 근거리장 효과의 발생 직전에 나타나 는 겉보기 비저항의 급작스런 감소 현상. 층서구조에서 하부층의 전기비저항이 높을 때 특히 심하게 나타난다
Overshoot
1)반응값이 안정 상태로부터 감소하기 전에 나타나는 미세한 증가 또는 반응값의 변화(증가) 후 안정 상태에 이르기 전에 나타나는 일시적인 초과 반응 현상. 층서구조에 대한 수직탐사 곡선에서 자주 나타난다.
2)클리핑 현상이 발생하기 전의, 이득보다 큰 진폭

<중 략>

●Simulation과 설명
1) DC operation
- Setup:
- Measurement:
→ Pspice 프로그램의 NMOS,PMOS 소자와 저항 커패시터를 이용하여 2stage CMOS op amp회로를 구성하였다. 그리고 DC operation을 확인하기 위해 positive 입력은 접지시키고 negative 입력은 output출력단에 연결하였다. 그리고 출력단 쪽에 0.1uF 짜리 커패시터를 달아 노드 A~F까지 측정한 결과 A=0V, B=42.421nV, C=1.6927V, D=-5.8074V, E=-5.1062V, F=42.421nV 였다.

참고 자료

없음
다운로드 맨위로