검색어 입력폼

[보고서+소스코드]아주대 디지털시스템설계 1차 프로젝트 VHDL이용한 학번설계

저작시기 2010.04 |등록일 2014.10.05 | 최종수정일 2017.08.03 파일확장자압축파일 (zip) | 4페이지 | 가격 3,600원

소개글

[보고서 + 매트랩 소스코드]

아주대 디지털시스템설계 김용득교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
VHDL을 이용하여 7 Segment Decoder 학번, 이름 설계 레포트입니다.
- 소스코드
- ModelSim 프로그램을 이용한 Testbench 코드 시뮬레이션
- XST로 합성한 RTL 회로
많은 도움 되시길 바랍니다.

목차

1. 문제
2. 소스코드
3. ModelSim 프로그램을 이용한 Testbench 코드 시뮬레이션
4. XST로 합성한 RTL 회로

본문내용

● 문제
7 Segment Decoder 설계를 이용하여 학번을 나타내라.
※ 주의 사항
(1) 반드시 최신의 ModelSim를 사용한다.
(2) 과제관련 파일은 반드시 proj1_학번(proj1_199920306)으로 압축 저장한다.
(소스 파일과 보고서 파일 모두 한 파일로 압축하시오)
(3) 파일은 e-class 과제 제출에 업로드 시킨다.
(4) 제출 시간은 반드시 엄수한다.(시간이 지난 것은 감점)

● 소스코드
① Main code
② Test bench code

● ModelSim 프로그램을 이용한 Testbench 코드 시뮬레이션
① 0~900ns 까지 클럭의 상승엣지 변화에 따른

● XST로 합성한 RTL 회로
① 코딩한 프로그램의 RTL 회로도 (최대로 간소화 된 형태)

참고 자료

http://www.ieee.org
다운로드 맨위로