검색어 입력폼

디지털실험 8 예비 실험 8. CMOS – TTL interface

저작시기 2013.09 |등록일 2014.09.30 한글파일한글 (hwp) | 13페이지 | 가격 1,000원

목차

1. 실험 목적
2. 이론
3. 예비보고서 문제

본문내용

실험 목적
1.COMS의 동작을 이해한다.
2.COMS와 TTL interface방법에 대하여 이해한다.

이론
COMS
COMS는 동일한 실리콘 웨이퍼 위에 n채널, p채널 device가 동시에 만들어질 수 있는 장점을 가지고 있다. 기본회로는 interface로서 <그림 8-1>(a)에 있는 것과 같이 p-channel FET와 n-channel FET로 구성된다. VDD는 +3~18[V] 사이이고, low level은 0[V], high leveldms VDD이다.

COMS inverter의 동작원리를 이해하기 위하여 MOSFET의 특성을 정리해 보면
1. n-channel MOS는 gate-source 전압이 (+)일 때 전도된다.
2. p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.
3. nMOS는 gate-source 전압이 0[V], pMOS는 gate-source 전압이 5[V]일 때 off된다.
CMOS inverter에서는 입력이 low가 되면 두 개의 FET gate전압이 low가 되는 상태이다. 이것은 p-channel FET의 source에 대해서는 gate 입력이 0[V]이므로, p-channel FET는 on 되고 n-channel FET는 off되므로 출력이 high가 된다.

반대로, 입력이 high가 되면 p-channel FET는 off되고, n-channel FET가 on되므로 출력은 low가 된다. 여기서 알 수 있는 바와 같이 두 개의 FET중 하나는 항상 off되므로 CMOS Vdd-Gnd사이에 연속적으로 전류가 흐르지 않으므로 소비전력이 적은 장점도 있다. 이외에도 CMOS회로의 장점은 잡음여유도가 큰 점, 소자의 크기가 적어 실장밀도가 높고, 공급전압의 폭이 넓은 점등이다.

<그림 8-1>(b)에는 NAND게이트 회로로, 두 개의 입력이 모두 high이면 p-channel FET는 off되고, n-channel FET는 on되어 출력은 low상태가 된다. 반면에 입력중 어느 하나가 low가 되면 그 입력에 연결된 n-channel FET는 off되고, p-channel FET는 on되어 출력은 high상태가 된다.

참고 자료

없음
다운로드 맨위로