검색어 입력폼

Threshold voltage roll-off 보고서

저작시기 2010.12 |등록일 2014.08.18 | 최종수정일 2014.08.18 한글파일한컴오피스 (hwp) | 3페이지 | 가격 1,000원

* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다. 한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.

목차

1. Graph of Problem number 1
2. Graph of Problem number 2
3. Threshold voltage roll-off

본문내용

1) Background
➀ CMOS transistor의 크기가 nano 영역으로 진입하면서 지금까지는 문제시 되지 않았던 것들이 회로를 설계하는 데 있어 심각한 문제들로 대두되고 있음.

➁ Transistor의 크기가 50nm 이하로 작아짐에 따라 DIBL(drain-induced barrier lowering), Threshold voltage roll-off, leakage current와 같은 short channel effect로 인해 기존의 bulk CMOS 구조의 한계가 드러남.

➂ CMOS의 구조적인 한계에 따라 high-K insulator, metal gate 전극, low resistance drain 등과 같은 새로운 재료들이 사용되고 있고, 이러한 새로운 재료들로 인해 기존의 CMOS device model이 급격히 개조될 필요가 있음.

2) Threshold voltage roll-off
Threshold voltage가 갑자기 떨어지는 현상으로, 이러한 현상을 줄이는 것이 모든 스케일의 CMOS device에 있어서 가장 중요한 이슈가 되고 있다. Figure 1.을 살펴보면 Threshold voltage가 어느 일정한 부분에서 갑자기 떨어지는 것을 볼 수 있는데, 이것이 Threshold voltage roll-off 현상을 나타낸 것이다.

참고 자료

없음
다운로드 맨위로