검색어 입력폼

전자회로실험 결과10 연산 증폭기 기본 실험

저작시기 2013.12 |등록일 2014.08.15 한글파일한컴오피스 (hwp) | 6페이지 | 가격 1,000원

목차

1. 실험 절차 및 결과 보고
1) 공통 모드 전압 이득을 구하기 위해서는 연산 증폭기의 두 입력을 공통 모드 전압에 묶고, 10kHz의 사인파를 입력한 후, 표와 같이 주파수를 바꾸면서 출력을 측정하여 이득을 구하시오.
2) 입력의 공통 모드 전압을 중심으로 10kHz 정현파 차동 입력 신호를 인가하되, 크기를 0.01V~0.1V까지 증가시키면서 아래 표와 같은 형태로 출력 전압과 차동 모드 전압 이득을 기록하시오.
3) 실험 절차 (3)에서 구한 공통 모드 전압 이득()과 실험 절차 (4)에서 구한 차동 이득(differential gain, )을 바탕으로 공통 모드 제거비(CMRR)를 구하시오.
4) 연산 증폭기의 오프셋을 측정하기 위해서, 음의 입력 단자를 공통 모드 전압으로 두고, 양의 입력 단자 전압을 공통 모드 전압 부근에서 조정하여, 출력 쪽의 전류를 측정한다. 이때 출력 쪽의 전류가 0이 되는 전압을 표에 기록하시오.
5) 실험회로 2와 같이 회로를 구성하고 입력 전압의 스텝 입력을 인가하되, 스텝의 크기를 10mV ~ 10V까지 증가시키면서 출력 파형을 관찰한다. 스텝의 크기를 증가시키면서 출력의 응답 특성 중 슬루율을 측정하여 표에 기록하시오.

2. 고찰 사항
1) 실험회로 2에서 슬루율을 향상시키기 위한 방안을 설명하시오.

3. 실험요약

4. 참고문헌

본문내용

1. 실험 절차 및 결과 보고
(3) 공통 모드 전압 이득을 구하기 위해서는 연산 증폭기의 두 입력을 공통 모드 전압에 묶고, 10kHz의 사인파를 입력한 후, 표와 같이 주파수를 바꾸면서 출력을 측정하여 이득을 구하시오.
공통 모드 전압 이득을 구하기 위해서 다음과 같이 회로를 구성하고 오실로스코프를 이용하여 출력을 측정했다.
주파수를 2kHz부터 10kHz까지, 2kHz 단위로 증가시키면서 출력 파형을 검출했다.

<중 략>

2. 고찰 사항
(1) 실험회로 2에서 슬루율을 향상시키기 위한 방안을 설명하시오.
연산 증폭기를 이용한 비반전 증폭기에서 입력의 크기가 작을 때, 즉 소신호일 경우에는 입력의 크기가 두 배가 되면 출력의 크기가 두 배가 되지만, 입력 신호의 크기가 큰 경우에는 즉, 대신호의 경우에는 입력의 크기에 무관하게 출력이 초기에 선형적으로 정착하는 모습을 보인다. 이는 연산 증폭기 내부의 트랜지스터의 동작 영역이 포화 영역에서 벗어나면서, 비선형적인 특성을 보이기 때문이다.
따라서 슬루율을 향상시키기 위해서는 작은 입력 신호를 가하면 되고, 연산 증폭기를 포화 영역이 큰 것을 이용하면 슬루율을 증가시킬 수 있다.

참고 자료

전자회로 실험 기초부터심화까지 (이강윤 저)
마이크로전자회로 (SEDRA / SMITH)
다운로드 맨위로