검색어 입력폼

기초전자공학실험2 Adder (가산기)

저작시기 2010.09 |등록일 2014.07.09 한글파일한컴오피스 (hwp) | 34페이지 | 가격 500원

목차

1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
7. Analysis
8. Conclusion

본문내용

1.Title
Adder (가산기)
2.Name
3.Abstract
Half Adder 와 Full Adder를 작성하고 Full Adder를 이용해서 4bit Digit Adder를 구현한다. Full Adder를 응용하여 2 bit Subtractor(감산기)를 구현한다.
4.Background
Half Adder (반가산기) 컴퓨터로 이진숫자를 덧셈하기 위해 사용되는 논리 회로이다. 반가산기는 2개의 입력(비트)을 받고, 다시 2개의 출력을 생성한다. 출력은 2개의 출력, 즉 합(sum)과 자리올림비트(carry bit)를 생성한다. 반가산기는 자리 올림비트를 출력할 수는 있지만 앞의 덧셈으로부터 자리 올림 비트를 받을 수는 없다. 전가산기를 밑에서 언급하겠지만, 컴퓨터는 2개의 반가산기를 전가산기와 조합시켜, 동시에 4개 비트 또는 그이상의 덧셈을 할 수 있다.

<중 략>

그 사이에서 output값에 영향을 주는 요인이 있음을 실험을 통해 다시 한 번 확인했다. 7.Conclusion HA, FA, 3digit adder, subtractor를 만들어 실제 더하고자 하는 이진수 값을 적용했을 때 sum과 carry가 output으로 잘 나왔고, 전압의 오차는 있었지만 그 크기는 미미하여 무시 할 정도였다. 다만 회로가 너무 복잡하여 직접 손으로 보드를 제작할 때 번거로움이 많았다. 회로에 전선을 납땜할 때 선이 엉키거나 잘못된 곳에 납땜하는 경우도 있었다. 앞으로 나올 더 많은 복잡한 회로를 잘 제작하기 위해선 만들기 전에 어떤 방식으로 전선을 연결할 것 인지까지 디자인하는 것이 실험에 더 수월하겠다고 생각한다.

참고 자료

없음
다운로드 맨위로