검색어 입력폼
평가점수A

디지털로직실험/최신 디지털 공학 실험 11 가산기와 크기비교기

저작시기 2014.05 |등록일 2014.06.29 한글파일한컴오피스 (hwp) | 18페이지 | 가격 1,000원

목차

1. 실험 목표
2. 사용 부품
3. 이론 요약
4. 예제 : 4비트 2진/BCD 코드 변환기
5. 실험 순서
6. 추가 조사
7. 데이터 및 관찰 내용:
8. 결과 및 결론
9. 평가 및 복습 문제
10. 고찰

본문내용

실험 목표
4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.
오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.

사용 부품
7483A 4비트 2진 가산기
7485 4비트 크기 비교기
7404 6조 인버터
LED 5개
4조 DIP 스위치 1개
저항: 330Ω 5개, 1.0kΩ 9개

이론 요약
이번 실험에서는 두 가지 중요한 MSI 회로인 4비트 가산기(adder)와 4비트 크기 비교기(magnitude comparator)에 대해 소개한다. 7483A는 룩-어헤드 캐리(look-ahead carry)를 갖고 있는 4비트 가산기의 TTL 버전으로 A>B, A<B, A=B의 출력을 포함하고 있다. 이 IC에는 비교기를 직렬연결(cascade)하기 위한 A>B, A<B, A=B 입력도 포함하고 있다. 그러므로 비교기를 연결할 때는 입력과 출력에 주의해야 한다.
가산기와 비교기의 핀에 명칭을 부여하는 방법에서의 차이점을 명확히 이해해야 한다. 4비트 가산기에는 최하위 비트(least significant bit, LSB)에 0을 첨자로 가지는 캐리 입력(carry-in) C0가 있다. 그 다음의 최하위 비트는 더해질 두 개의 4비트 수에 포함되어 1의 첨자로 구별 짓는다(A1, B1). 비교기에서는 캐리 입력이 없기 때문에 최하위 비티는 0의 첨자로 이름을 붙인다(A0, B0).

참고 자료

없음
다운로드 맨위로