검색어 입력폼

27. 차동 증폭기 회로(결과)

저작시기 2012.10 |등록일 2013.05.02 한글파일한글 (hwp) | 4페이지 | 가격 1,000원

목차

1. 관련이론
2. 실험결과
3. 고찰

본문내용

1. 관련이론
1) 차동 증폭기란
2개의 입력단자에 가해지는 신호를 증폭하는 회로이다. IC칩에 가장 많이 쓰이는 회로이기도 하다. 옆의 회로도는 BJT를 사용한 차동 증폭기 회로인데 입력단자와 마찬가지로 출력단자도 2개가 있는 것을 알 수 있다. 2개의 트랜지스터를 그림과 같이 접속하여 각각의 베이스에 신호를 주면 2개의 트랜지스터와 컬렉터의 부하저항으로 브리지를 구성하고 있기 때문에 전원전압이나 온도의 변동 등으로 인한 드리프트가 적다.

2) 차동증폭기의 출력 전압과 전압 이득
차동 증폭기는 입력신호를 인가하는 방법에 따라 출력값이 달라지게 되는데 입력신호를 인가하는 방법은 아래와 같다.
단일 인력 : 하나의 입력 단자에만 입력신호를 인가시키고 다른 입력
단자는 접지
차동 입력 : 반대의 극성을 갖는 두 입력신호를 인가시킨 것.
이 경우 아주 큰 이득이 출력된다.
공통 모드 : 같은 입력신호를 두 입력 단자에 인가시킨 것.
이 경우 아주 작은 이득이 출력된다.

참고 자료

없음
다운로드 맨위로