검색어 입력폼

13. JFET 바이어스 회로

저작시기 2012.05 |등록일 2013.05.02 한글파일한글 (hwp) | 10페이지 | 가격 1,000원

목차

1. 실험 목적
2. 실험소요장비
3. 관련이론
4. PSpice 모의실험

본문내용

1. 실험 목적
고정 바이어스, 자기 바이어스, 전압 분배기 바이어스 JFET 회로를 분석한다.
2. 실험소요장비
DMM, 저항(1kΩ, 1.2kΩ, 2.2kΩ, 3kΩ, 10kΩ), 직류전원, 2N4416
3. 관련이론
(1) 고정 바이어스 회로
그림 1은 가장 간단한 n채널 JFET 바이어스 방법이며 이러한 방법을 고정 바이어스(fixed-bias) 회로라 한다. 직류회로에서 결합 커패시턴스는 개방회로이며, 교류해석에서는 낮은 임피던스(본질적으로는 단락)된다.

< 중 략 >

(2) 자기 바이어스 회로
자기 바이어스(self_bias)회로의 경우에는 고정 바이어스와는 달리 하나의 교류공급원만을 필요로 하고 게이트-소스간 제어 전압 는 그림 5의 소스에 연결된 저항로 결정된다.
직류해석에서 커패시터는 역시 개방회로로 대치되고, 저항 는 이므로 단락회로 볼 수 있다. 따라서 그림 6과 같은 직류등가회로를 얻을 수 있다.

참고 자료

없음
다운로드 맨위로