검색어 입력폼

서강대학교 고급전자회로실험 15주차 예비보고서

저작시기 2012.12 |등록일 2013.04.12 한글파일한글 (hwp) | 4페이지 | 가격 600원

소개글

고급전자회로실험 과목의 보고서입니다.
많은 시간을 투자하여 작성하였으며, 회로에 대한 분석이 잘 되어 있다고 자신합니다.
공부에 도움이 되길 바랍니다.

목차

1. 예비보고사항
2. Simulation
3. 참고문헌

본문내용

1. 시뮬레이션 결과
실험 1. 디지털-아날로그 변환기
실험회로 1.

이진수로 가중된 저항을 이용한 DAC 회로는 디지털 입력 (b1, b2, ... , bn)을 받는다.

다음 식은 시뮬레이션 회로도에서 Rf에 흐르는 전류를 계산하여 나타낸 것이다. 이는 저항에 흐르는 전류와 디지털 입력 코드 사이의 관계식을 나타내고 있다.

전류와 피드백 저항 Rf를 곱하면 아날로그 출력전압을 얻을 수 있으며 다음과 같이 표현된다.

이는 DAC에 해당한다.
실험회로 2.

이진수로 가중된 저항 열의 경우에는 각 저항 사이의 가중치 간의 오차가 발생한다. 따라서 출력전압에 비선형성분이 발생하게 된다. 따라서 DNL, INL 등의 특성이 저하된다고 볼 수 있다. 이를 개선하기 위해서는 위의 회로도와 같은 R-2R Ladder를 이용한 DAC의 회로를 사용하는 것이 좋다. 그 이유는, 저항 가중치에 의한 오차의 비선형성을 줄일 수 있기 때문이다.

<중 략>

- 실험회로 2가 실험회로 1보다 더 선형적이며, 비트 수가 증가할수록 0오율이 적은 특성을 보이기 때문이다.
이진수로 가중된 저항 열의 경우 각 저항 사이의 가중치의 오차로 인해 출력 전압에 비선형 성분이 발생하게 되어서 DNL, INL 등의 특성이 저하된다. 이를 개선하기 위해, R-2R Ladder를 이용한 DAC 회로를 사용하면 저항의 가중치의 오차에 의한 비선형성을 줄임으로써 위와 같은 문제점을 해결할 수 있다.

실험 2. 아날로그-디지털 변환기
[1] 아날로그-디지털 변환기의 다음의 성능 파라미터들에 대해서 조사하시오.
-신호 대 잡음비[SNR]-Sound to Noise Ratio

참고 자료

없음
다운로드 맨위로