검색어 입력폼

반도체공학 설계 Short Channel nMOSFET design

저작시기 2012.12 |등록일 2013.04.12 | 최종수정일 2014.01.03 파일확장자압축파일 (zip) | 15페이지 | 가격 3,000원

소개글

nanocad simulator를 이용하여 short channel nMOSFET을 설계하였습니다.
이론적인 정리와 결과분석이 상세히 되어 있습니다. 시뮬레이션시 사용한 코드가 포함되어 있습니다.
공부에 도움이 되길 바랍니다.

목차

1. Title
2 Design Objective
3. Goals and Contents
4. Results and Discussion
5. Conclusions
6. References
7. Appendix : Source code for the simulation

본문내용

1. Title
Short Channel NMOSFET 의 디자인과 분석

2. Design Objective

18nm의 길이를 가지는 short channel nmosfet을 만들고 high performance (HP) 와 low operating power (LOP)조건을 만족시키게 만든다.

3. Goals and Contents
1) High Performance (HP)

parameters
values
L
18nm
W
1um
EOT
more than 1nm

0.8v

1500uA/um

100nA/um

2) Low Operating Power (LOP)

parameters
values
L
18nm
W
1um
EOT
more than 1nm

0.6v

560uA/um

5nA/um

위의 각 조건을 만족시키는 nmosfet을 설계 후 분석한다.

<중 략>

3) low operating power (LOP)
① tox값 설정
LOP에서 EOT의 조건은 1nm이상으로 HP의 조건과 같다. tox가 4nm이하로 떨어지면 Gate쪽으로 누설전류가 생기게 된다. 따라서 앞의 과정과 같이 Hi-k를 사용한다. Subthreshold Slope를 좋게 하기 위해서 의 값이 1에 가깝게 설계해야 하므로 값을 높여줘야 하고, 는 eox/tox이므로 tox를 최대한 줄여야 한다는 결론이 나온다. EOT=1nm일 때 두께는 4nm이상이어야 하므로 tox=4nm, Hi-k=4.0을 사용한다.

<중 략>

⑤ 실리콘 길이 설정
실리콘 길이에 따라 흐르는 전류의 특성도 달라진다. 그 이유는 short channel effect에 의해 depletion영역이 만나 누설전류가 생기게 되는데 실리콘길이가 매우 짧으면 이러한 누설전류가 생기지 않아 Ioff특성이 좋아지게 된다. 이 길이를 엄청 짧게 만든 Mosfet을 SOI라고 하는데

참고 자료

Ben. Streetman, Sanjay Banerjee, "Solid State Electronic Devices", Pearson Education, 6th edition, 2005
Yuan Tuaur and Tak H. Ning, "Fundamentals of modern VLSI devices", Cambridge Univ. Press, second edition, 2009
다운로드 맨위로