검색어 입력폼

디지털 회로설계 고속 동작 덧셈기 설계

저작시기 2012.12 |등록일 2013.02.11 한글파일한글 (hwp) | 8페이지 | 가격 1,800원

소개글

디지털회로설계

목차

1. 제목
2. 설계 목적
3. 설계 내용
5. 시험 및 평가
6. 논의사항

본문내용

1. 제목 : 고속 동작 덧셈기 설계
2. 설계 목적
고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 구조들을 익히며(여기서는 CLA, CSA) combinational circuit의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 coding 방법을 익히고 동작 확인 과정을 통해 simulation tool의 사용법을 익힌다.
3. 설계 내용
빠른 carry 처리를 통해 고속 연산을 가능하게 하는 Carry Lookahead Adde를 설계한다. 이때 덧셈기는 16-bit word의 입력과 출력을 가지도록 한다. 아래의 CLA 4bit block 을 이용하여 설계한다.

<중 략>

-우리가 고려해야 할 것은 Fan-in constaint다. Fan-in이란 입력단에 걸리는 총 신호의 개수를 뜻하는데, Fan-in증가하면 V(source)와 V(Bulk)사이의 전압차가 증가하여 Body effect가 발생하게 되, 오작동을 일으키게 된다. 즉 16bit CLA를 한 block 상에서 구현하는 것은 적합한 행위가 안된다. 또한 입력이 많아지면 입력들이 동시에 작용하지 못하여 delay가 발생하고 여러 개의 입력이 한꺼번에 변하게 되면 Critical Race가 발생하여 회로에 악영향을 끼치게 될 수도 있다.

참고 자료

이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39
다운로드 맨위로