검색어 입력폼

[전자회로1] 공통 이미터 증폭기의 설계

저작시기 2010.11 |등록일 2012.05.22 한글파일한컴오피스 (hwp) | 13페이지 | 가격 2,000원

소개글

[전자회로1] 공통 이미터 증폭기의 설계

목차

1. 이 론
2. 설계과제 의도
3. 이론적인 설계과정
4. CAD 도구(OrCAD-SPICE)를 이용한 설계과정
5. 설계의 결과 및 결론

본문내용

직류 바이어스 전류들과 전압들을 교란하지 않기 위하여, 내부 저항 인 전압원 로 나타낸 증폭될 신호는 큰 커패시터 을 통하여 베이스에 접속된다. (결합커패시터)는 직류를 차단하면서 관심 있는 모든 신호주파수들에게 완전한 단락회로로 동작한다. 컬렉터에 나타나는 전압 신호 는 다른 결합 커패시터 를 통하여 부하저항 에 결합된다. 도 관심있는 모든 신호 주파수들에서 완전한 단락 회로로 동작하여 출력 전압 이라고 가정할 것이다. 은 증폭기가 출력 전압 신호를 공급하기 위하여 필요한 실제적인 부하 저항기이거나, 한 단보다 많은 증폭단이 필요한 경우에 바로 다음 증폭기 단의 입력 저항일 수 있다.
CE증폭기의 단자 특성들을 알기 위해서는 소신호 등가모델인 하이브리드 모델로 대치한다.
이 증폭기는 단방향이기 때문에 이고 이다. 증폭기 입력에서
를 얻고
여기서 는 베이스 안으로 들여다본 입력 저항이다. 이미터가 접지되므로 이다. 일반적으로 이므로 가 된다. 따라서 CE증폭기의 입력 저항은 보통 수 일 것이며, 이는 중간 이하의 낮은 값으로 고려될 수 있다. 증폭기 자체 입력 단자들 양단에 나타나는 전원 신호 의 부분은 로 구해진다.
그리고, 이고 증폭기의 출력에서 를 얻는다. 를 로 대치하면 증폭기 자체의 전압 이득을 구할 수 있다. 즉,
로 주어진다.

참고 자료

[1]. 마이크로 전자회로 / sedra
[2]. http://www.AllsheetData.com
[2]. http://upgrade.kongju.ac.kr/cgi-bin/tr.cgi?a=d&i=2N3904&q=l
다운로드 맨위로