검색어 입력폼

설계과제 2 (Two_stage)

저작시기 2011.12 |등록일 2012.01.07 한글파일한컴오피스 (hwp) | 4페이지 | 가격 2,000원

소개글

만점자료입니다.

목차

없음

본문내용

- PMOS model parameter
* Level-1 Model for the 0.5-um PMOS Transistor (Part PMOS0P5)
* (created by Anas Hamoui & Olivier Trescases)
.model PMOS0P5 PMOS(Level=1 VTO=-0.8 GAMMA=0.45 PHI=0.8
+ LD=0.09E-06 WD=0 UO=115 LAMBDA=0.2 TOX=9.5E-9 PB=0.9 CJ=0.93E-3
+ CJSW=170E-12 MJ=0.5 MJSW=0.35 CGDO=0.35E-9 JS=5E-9 CGBO=0.38E-9
+ CGSO=0.35E-9)

- NMOS model parameter
* Level-1 Model for the 0.5-um NMOS Transistor (Part NMOS0P5)
* (created by Anas Hamoui & Olivier Trescases)
.model NMOS0P5 NMOS(Level=1 VTO=0.7 GAMMA=0.5 PHI=0.8
+ LD=0.08E-06 WD=0 UO=460 LAMBDA=0.001 TOX=9.5E-9 PB=0.9 CJ=0
+ CJSW=0 MJ=0.5 MJSW=0.4 CGDO=0.4E-9 JS=10E-9 CGBO=0
+ CGSO=0)

◆ Design Problem
1) 주어진 전압 이득을 가지는 two-stage op-amp를 설계하시오.
- 첫 번째 증폭단에서 high gain을 얻을 수 있고, 두 번째 증폭단에서 충분한 output swing을 얻을 수 있다. 먼저, CMFB 단의 전류 를 만족시키기 위해서, 의 dimension을 조정한다. 이와 관련된 식은 아래와 같다.

참고 자료

없음
다운로드 맨위로