검색어 입력폼

BJT를 이용한 CE 증폭기의 피드백 회로 설계 및 PSPICE 구현, 시뮬레이션

저작시기 2010.06 |등록일 2011.12.28 한글파일한컴오피스 (hwp) | 8페이지 | 가격 1,000원

소개글

2단 CE AMP + Feedback 회로의 parameter 결정
PSPICE로 회로 구현 후 Bode Plot 프린트, Phase Margin 계산
Feedback 회로가 없는 경우와 Negative Feedback을 걸은 경우 비교

목차

1) Calculate DC operating points
2) Calculate small signal parameters
3) Small signal equivalent circuit
4) Calculate Gain
5) Simulation with PSPICE

본문내용

3) Small signal equivalent circuit


Shunt-Series type이므로 전류를 Mixing하고, 전류를 Sampling한다. 따라서 , → , 로 대치하고, Mixing 부분에서 에 흐르는 Feedback 전류 방향을 따져보면, 로 나타나므로 Negative feedback이다.
Feedback factor 계산을 하기 위해, Mixing이 Shunt이므로 Mixing 부분을 Short시키면 출력단의 등가저항이 로 된다. 다시 정리해서 그림에 나타내면 아래와 같다.

Open loop gain 을 구하기 위해 소신호 등가 회로를 그리면, Feedback network가 입력단에 로, 출력단에 로 나타나며 , → , 로 대치하고, BJT들을 Hybrid-pi Model로 나타내면 다음과 같다.

이며, 는 로 흐르는 전류이다. 를 구하기 위해서는 위 노드의 전압을 알아야 하는데, 윗부분을 라고 하면, Q2의 Base 전압 이다. Q2는 Feedback network로 흐르는 에 대해 Voltage Buffer인데, 따라서 Q2의 Base에서 바라볼 때 이고 이므로 이다.
는 전류 를 이용하여 구할 수 있다. Emitter에 위치한 로는 가 증폭되어 만큼 흐른다. 따라서 를 계산하면 로 나타난다. 또한 은 저항 의 양단 전압이므로 이다.

4) Calculate
Feedback amplifier gain 이다.
, 이고 둘 다 단위가 없다. 를 계산하면 이다.


Loop gain 이다.


Voltage gain 이다. Q1, Q2는 CE AMP이므로, 는 Q1의 전압 이득이고, 는 Q2의 전압 이득이다. Q1의 전압 이득은 로 나타나는데, 는 Q2의 입력 저항으로 이다. 또한 Q2의 전압 이득은 Emitter Degeneration Resistance 가 있는 CE AMP이므로 이다.
따라서

참고 자료

없음
다운로드 맨위로