검색어 입력폼

10.25(UART)

저작시기 2011.09 |등록일 2011.12.15 한글파일한컴오피스 (hwp) | 5페이지 | 가격 500원

소개글

verilog HDL 코드를 작성하여 테스트벤치 파일을 만들어 UART를 설정한다.테스트벤치 파일에서 byte operation과 bit operation에서의 소스가 어떻게 바뀌는지 알아보고 시뮬레이션 결과를 통해 확인한다.

컴파일 실행환경

없음

본문내용

Report
1. 실습 제목

UART

2. 실습 목표

verilog HDL 코드를 작성하여 테스트벤치 파일을 만들어 UART를 설정한다.
테스트벤치 파일에서 byte operation과 bit operation에서의 소스가 어떻게 바뀌는지 알아보고 시뮬레이션 결과를 통해 확인한다.

3. 실습 내용

byte operation
`include "../src/includes/oc8051_timescale.v"
`include "../src/includes/oc8051_defines.v"
module tb_oc8051_uart__0;
reg rst;
reg clk;
reg wr;
reg wr_bit;
reg [7:0] wr_addr;
reg bit_in;
reg [7:0] data_in;
wire [7:0] scon;
wire [7:0] pcon;
wire [7:0] sbuf;
wire intr;
reg pres_ow;
reg t1_ow;
reg brate2;
reg rclk;
reg tclk;

참고 자료

없음
다운로드 맨위로