검색어 입력폼

4비트 동기식 카운터 설계

저작시기 2009.03 |등록일 2011.04.03 | 최종수정일 2016.08.22 한글파일한컴오피스 (hwp) | 3페이지 | 가격 2,000원

소개글

4비트 동기식 카운터 설계
코드표와 시뮬레이션 파형이 있습니다.

목차

1. t_ff 설계
2. 4비트 동기식 카운터 설계
3. test bench
4. 시뮬레이션 파형

본문내용

1. t_ff 설계

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity tff is
port (clk, t : in std_logic;
q, nq: buffer std_logic:=`0`);
end tff;

<중 략>

3. test bench

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity tb_syn is
end tb_syn;

architecture behavioral of tb_syn is
signal clk,rst : std_logic := `0`;
signal q :std_logic_vector (3 downto 0);

참고 자료

없음
다운로드 맨위로