검색어 입력폼

OP-AMP

저작시기 2010.12 |등록일 2011.03.23 한글파일한글 (hwp) | 9페이지 | 가격 2,000원

소개글

예비보고서

목차

1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행 및 결과
5. 예비보고서
6. 부록
7. 참고문헌

본문내용

1. 실험 목적
OP-AMP 회로의 기본 동작 원리를 이론적으로 해석하고, 이를 바탕으로 한 기본 회로의 동작을 이해한다. 이를 바탕으로 실험을 위해 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.

2. 실험 준비물
멀티미터 1대
직류 전원 장치 (DC Power Supply) 1대
오실로스코프 1대
함수 발생기 (Function Generator) 1대
저항 1㏀ 4개
저항 1.5㏀, 2㏀, 3㏀ 각각 1개씩
LSI741C OP-AMP 1개

3. 기초 이론
 정의 : 고이득 전압증폭기이다. 연산 증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다.
 구성 : 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산 증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주 증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다.

 이상적인 연산증폭기의 조건 (Ideal OP-AMP)
(1) 전압이득 A=무한대. 전압이득 A는 이다.
(2) 대역폭 0~무한대
(3) 2개의 입력 단자 중 임의의 한 단자와 접지(GND)사이의 입력임피던스는 무한대
(4) 입력전류는 0
(5) 출력임피던스 0
(6) 전류는 얼마든지 크게 할 수 있다.

이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 <그림 9-1>에서 증폭기를 들여 다 본 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.

참고 자료

회로이론실험, 이준신 외 2명, 두양사
Electric Circuits 8th edition, Pearson
다운로드 맨위로