검색어 입력폼

FET 증폭기 pre report ( 이론 )

저작시기 2009.10 |등록일 2011.01.12 한글파일한글 (hwp) | 8페이지 | 가격 1,000원

소개글

FET 증폭기에 대한 상세한 이론 설명입니다.
JFET, MOSFET 증폭기로서의 동작

목차

The Junction Field Effect Transistor (JFET)
소신호 교류모델 (Small-Signal AC Model)
JFET Common Source Amplifier
JFET Common Drain Amplifier
Enhancement Type MOSFET(증가형 MOSFET)
Depletion Type MOSFET(공핍형 MOSFET)

본문내용

The Junction Field Effect Transistor (JFET)
바이폴라 트란지스터는 낮은 입력임피단스, 고주파수에서의 낮은 이득, 그리고 콜렉터-에미터간 전압이 낮으면(대개 2v보다 작은 경우) 비선형 특성을 가진다. 입력임피단스는 트란지스터의 베이스-에미터 장션이 순방향바이어스가 걸린다는 것을 생각하면 당연히 그렇게 될 수 밖에 없다는 것을 알 수 있다.
장션전계효과 트란지스터는 바이폴라 장션트란지스터의 문제점들의 일부를 극복할 수 있다. 전계효과 트란지스터는 n-채널과 p-채널의 두 종류로 구분된다.
JFET의 기본구조와 회로기호
회로의 화살표는 전류의 흐르는 방향을 나타낸다. 전류가 흐르는 채널은 극성이 단극성으로 구성되므로 이 트란지스터는 단극성트란지스터(Unipolar Transistor)라 한다. 이런 단극성 트란지스터는 전류의 흐름이 단지 채널을 형성하고 있는 기하학적인 구조에 의해 좌우되므로 저항 값은 전류가 흐르는 총체적인 체적과 재료에 의해 결정된다. 대개 JFET는 입력임피단스를 높게 하기위해 PN접합면이 역방향바이어스를 걸어준 상태로 동작시킨다.
동작원리
아래 그림은 N-channel JFET에 직류바이어스를 걸어준 경우이다. 단순한 다이오드처럼 역방향바이어스는 PN접합면에 천이층(Depletion Region)을 만들어 주고 역방향바이어스가 커지면 천이층도 넓어진다. 그러면 다수반송자가 이동해 갈 채널의 폭이 좁아져서 결과적으로 채널저항이 커지게 된다.

참고 자료

1. 기초회로실측에 기초한 전자전기실험 - 홍순관 도서출판글러벌
2. 아날로그 회로 실험 - 한양대학교
3.
4.
다운로드 맨위로