검색어 입력폼

실험3. 가산기와 감산기 예비보고서

저작시기 1997.01 |등록일 2011.01.11 한글파일한글 (hwp) | 5페이지 | 가격 1,000원

소개글

가산기와 감산기

목차

없음

본문내용

예비보고서
(1) XOR gate(IC 7486)와 AND gate(7408)을 이용하여 반가산기를 구성하여 보아라.
INPUT
OUTPUT
<반가산기의 진리표>
<반가산기 회로도>
두 출력에 대한 단순화된 부울 함수는 위의 진리표로부터 직접 얻을 수 있으며 아래와 같다

(중략)

- 병렬가산기(parallel 방식) : n개의 전가산기로서 구성

1. 최하위 비트부터 전가산기의 비트들을 더한 후 합S와 캐리C를 출력
2. A와 B를 더하는 경우 그 결과는 가 됨
3. n비트 2진수의 덧셈을 하는 2진 병렬 가산기와 n-1개의 전가산기가 필요하다.
다운로드 맨위로