검색어 입력폼

설계 프로젝트 엘리베이터 설계 레포트.

저작시기 2010.12 |등록일 2010.12.06 한글파일한컴오피스 (hwp) | 4페이지 | 가격 500원

소개글

설계 프로젝트 엘리베이터 설계 레포트.

목차

모식도
2) 포트
3) Design Specification
4) Total Design

본문내용

Clock이 Rising edge일 때 동작하며 UP_sig가 ‘1’ 이면 카운트가 증가 하고, Down_sig가 ‘1’이면 감소하며, UP_sig/Down_sig 둘 다 ‘0’이면 유지한다.
b) 3by5 Decorder

UP/Down Counter에서 나온 3bit를 입력받아 5bit로 출력을 내보내 준다. 이 5bit의 출력은 각층의 정지 비트와 비교하기 위해 각층수와 같다.
c) 3clock delay

현재 층과 멈춰야 할 층이 같을 경우 문이 열리고, 중량감지하고, 닫혀야 하는데 이 프로젝트에서는 delay 모듈로 대신 하였다. 이 delay는 Input에 ‘1’이 입력되면 Output이 3 클럭 동안 0이었다가 ‘1‘을 출력하는데 다기 ‘0‘이 입력되면 ‘0’을 출력한다.
d)Switch IN
스위치를 누르게 되면 펄스 한번이 생기게 되는데 이를 유지 시켜주기 위해서 D F/F을 사용한다.
각층에서 둘이나 셋 중의 스위치가 1개라도 눌려지게 되면 그 층에선 요청신호를 출력(B1-B5=‘1’)하게 된다. 그 신호를 현재 엘리베이터 위치 정보 비트와 AND하여서 delay 블록을 동작시키게 된다.
delay가 동작하여 3클럭이 지연된 후 ‘1’ 값을 출력하게 되면 카운터가 증가/감소하게 되어 현재 위치를 벗어나게 된다.
d) Decision UP_sig/DOWN_sig

참고 자료

없음
다운로드 맨위로