검색어 입력폼

공통 소스 트랜지스터 증폭기

저작시기 2009.08 | 등록일 2010.11.20 한글파일 한컴오피스 (hwp) | 5페이지 | 가격 800원

소개글

공통소스 트랜지스터 증폭기 실험 레포트 입니다.

목차

1. 실험제목 : 공통소스트랜지스터 증폭기
2. 실험목적
3. 실험이론
4. 실험시뮬레이션
5. 실험결과
6. 검토및 토의

본문내용

19장 공통 소오스 트렌지스터 증폭기

1. 실험제목 : 공통 소오스 트렌지스터 증폭기

2. 실험목적
○ 공통 소오스 증폭기의 DC와 AC 전압을 측정한다. 전압이득 (), 입력 임피던스 () ,출력 임피던스 를 측정한다.

3. 실험이론

JFET Common Source Amplifier
JFET 의 공통소스 증폭기는 바이폴라 트랜지스터의 공통 에미터 증폭기와 같다.
공통소스 증폭기는 전압과 전류이득을 모두 얻을 수 있다. 게이트 쪽을
통해서 들여다 보는 쪽은 역방향바어이스가 걸린 접합면이므로
입력임피던스가 매우 크다. 그러므로 바이폴라 트랜지스터에 비해
전류이득은 매우 크다. 그러나 전압 이득은 바이폴라 트랜지스터에
비해 떨어진다. 그러므로 JFET 은 입력신호원의 출력 입피던스가
높은 경우에 높은 전류 이들을 얻기 위한 회로에 이용된다.

아래와 같은 공통소스 증폭기에서 소스바이패스 커패시터 는 고주파 입력신호가 를 변화하게 할때 의 강하전압에 의해 소스의 전압이 높아지거나 낮아 짐으로써 바어어스의 상태가 변하는 것을 방지해 주기 위한 것이다. 이것은 바이폴라 트랜지스터의 공통에미터의 경우와 같다.

참고 자료

http://www.jsmyung.com/Library/JunctionFET.pdf
다운로드 맨위로