검색어 입력폼

쿼터스프로그램을이용한덧셈기뺄셈기

저작시기 2006.04 |등록일 2010.04.20 한글파일한글 (hwp) | 4페이지 | 가격 1,300원

소개글

쿼터스프로그램을이용한덧셈기뺄셈기

목차

없음

본문내용

1. 실험 목표
① 조합회로에서 가장 기본이 되는 덧셈기 소자를 이용해서 4bit 덧셈기와 뺄셈기를 구 현해본다.
② Altera를 이용한 모의 실험을 한다.

2. 관련 이론

1) 2진 덧셈기-밸셈기

덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. 아래 그림은 4비트 덧셈기-뺼셈기를 나타내고 있다. 입력 M은 동작을 제어한다. M=0일때 회로는 덧셈기로 동작하고, M=1일때 뺄셈기로 동작한다. 각각의 exclusive-OR 게이트가 입력M과 B의 입력중 하나를 받는다.
M=0일 때 회로는 덧셈기로 동작하고, M=1 일때 뺄셈기로 동작한다. 각각의 exclusive-OR
게이트가 입력 M과 B의 입력중 하나를 받는다. M=0일때 B 를 수행한다. M=1일때 ,B 1=B과 C=1이 된다. B의 입력들은 모두 보수화되고, 1이 입력 캐리를 통하여 더해진다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다. (출력 V의 exclusive-OR는 오버플로를 검출한다.)
다운로드 맨위로