검색어 입력폼

덧셈기 밸셈기

저작시기 2006.04 |등록일 2010.04.20 한글파일한글 (hwp) | 6페이지 | 가격 1,300원

소개글

디지털 시스템 설계에서 덧셈기 밸셈기 부분입니다.

목차

1. 실험목표
2. 기초이론
4. 실험 결과
5. 실험 결과 및 고찰

본문내용

덧셈기/뺄셈기 구현

1. 실험목표
- 조합회로에서 가장 기본이 되는 덧셈기 소자를 이용해서 4bit 덧셈기/뺄셈기 회로 구현
- 기본소자를 이용하여 조합회로 설계능력을 기르자.
- 그리고 이에 따른 설계 이론 이해

2. 기초이론

이번 실험의 설계요구 사항은 4bit BCD adder/subtracter를 설계하는 것이다.
일단 이번 회로를 설계하기 위해서는 반가산기와 전가산기에 대해서 알아야 한다.

□ 반가산기
반가산기 회로는 아래와 같다

a) 반가산기

EX-OR 게이트와 AND 게이트를 한 개씩 사용한 회로이다. 이 회로의 SUM은 두 개의입력중 어느 한 개의 입력만 1이 되면 출력이 1이 된다. CARRY(자리올림)는 X와 Y가 모두 1일 경우에만 1이 된다. 즉 자리 올림이라고 할수 있다.

□ 전가산기
전가산기 회로는 아래와 같다
이 회로와 반가산기 회로는 거의 같은 동작을 하게 된다. 다만 다른 점이 있다면 Carry In기능이 있다고나 할까? 지금 위의 회로하나 만으론 1Bit만 더할수 있지만 여러개를 모으면 여러 Bit 의 덧셈이 가능하다. 예를 들자면 위의 회로의 아랫자리에 있는 회로에서의 덧셈으로 인하여 발생할수 있는 Carry를 받아서 연산할수 있다는 특징이 있다. 이런 부분이 반가산기와 전가산기의 차이점이 되겠다.
다운로드 맨위로