검색어 입력폼

논리회로설계실험_비교기

저작시기 2010.04 |등록일 2010.04.10 한글파일한글 (hwp) | 8페이지 | 가격 1,000원

소개글

논리회로설계실험_비교기

목차

1.1비트 비교기 (1bit comparator)
2. 4비트 비교기 (4bit comparator)
◎실습의 결론 및 고찰

본문내용

1.1비트 비교기 (1bit comparator)
1)HDL코드
library ieee;
Use IEEE.STD_logic_1164.all;
entity one_bit_comparator is
port ( A, B : in std_logic;
EQ : out std_logic);
end one_bit_comparator;
architecture RTL of one_bit_comparator is
begin
process (a, b)
begin
if a=b then
eq <= `1`;
else
eq <= `0`;
end if;
end process;
end rtl;
위의 동작적 모델링 방법이외에 데이터플로우형 설계도 가능하다. 이는 xor의 진리표로 확인 할 수 있다.

위에서 확인 할 수 있듯이 xor의 출력에 반전시킨 값이 비교기가 된다.
따라서
eq <= not(a xor b);
를 이용하더라도 우리가 원하는 값과 동일한 결과를 얻을 수 있다.
위의 그림은 설계를 수정하여 출력 파형을 확인한 것이다.
2)테스트 벤치 코드
library ieee;
Use IEEE.STD_logic_1164.all;
entity one_bit_comparator_tb is
end one_bit_comparator_tb;
architecture RTL of one_bit_comparator_tb is
signal a, b, eq : std_logic;
component one_bit_comparator
port(a,b : in std_logic;
eq : out std_logic);
end component;
begin
cp1 : one_bit_comparator port map(a,b,eq);
다운로드 맨위로