검색어 입력폼

증폭기(Amplifier) 실험

저작시기 2009.11 |등록일 2010.04.06 한글파일한글 (hwp) | 7페이지 | 가격 1,000원

소개글

아주대학교 기계공학부 기계공학실험1 증폭기(Amplifier) 실험 결과 보고서

목차

1. 목적
2. 이론
3. 실험장치
4. 실험방법
5. 결과
6. 고찰
7. 결과

본문내용

1. 목적
전자 회로에서 증폭기의 원리에 대해 알아보고 이를 바탕으로 여러 가지 증폭기를 구성하여 측정해 본다.

2. 이론
가) 가산 증폭기
반전 증폭기와 비반전 증폭기 회로를 서로 중첩시켜 덧셈과 동시에 그 결과를 증폭시키는 증폭기이다.
위 그림처럼 회로를 구성하면 반전 증폭기를 이용한 가산 증폭기가 된다. 반전 입력 단자가 Virtual ground임을 이용하고 중첩의 정리를 사용하면 저항 로 흘러 들어가는 전류가 이 되어 전류가 두 입력 전압으 ㅣ합에 비례하게 되어 출력전압도 다음과 같은 식처럼 두 입력 전압의 합에 비례하고 저항비에 의해 감쇄비가 결정된다. 이 식에서 (-) 부호는 방향이 반대로 되는 반전 증폭기를 나타낸다.

나) 감산 증폭기
반전 증폭기와 비반전 증폭기 회로를 서로 중첩시켜 뺄셈과 동시에 그 결과를 증폭시키는 증폭기이다.
위의 그림은 감산 증폭기이다. 중첩의 원리에 의해 출력 전압은 에 의한 전압의 합으로 주어진다. 먼저 이 0일 때는 에 의한 출력 전압은 입력전압이 인 비반전 증폭기 출력 전압에 해당한다. 이 입력 전압의 배가 된다. 또 가 0일 때는 에 의한 전압은 반전 증폭기의 출력에 해당되므로 이 된다. 따라서 출력전압은 가 된다. 특히 이 때 일 때 이 되어 출력이 두 전압의 차이에 비례하는 감산 증폭기가 된다.
다운로드 맨위로