검색어 입력폼

가산기와 크기 비교기

저작시기 2009.09 |등록일 2010.04.04 한글파일한글 (hwp) | 4페이지 | 가격 1,000원

소개글

1. 실험 목표
□ 4비트 2진.Excess-3 코드 변환기에 설계, 구현 및 테스트.
□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.

목차

1. 실험 목표
2. 이론 요약
3. 데이터 및 관찰 내용

본문내용

2. 이론 요약

조합 논리회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조합 회로에 대해 진리표는 가능한 모든 입력 및 출력을 요약하기 우해 사용된다. 즉 진리표는 원하는 회로의 동작을 완벽히 묘사한다. 해당 회로는 진리표에서 읽은 출력 함수에 대한 표현식을 간소화함으로써 구현될 수 있다.
조합 논리회로에 대한 강력한 맵핑(mapping) 기술은 M.Karnaugh에 의해 개발되었고, 1953년 발표된 그의 논문에 설명되어 있다. 이 방법은 진리표를 기하학적 맵(map)으로 옮겨 쓰는 절차를 포함하는데, 이 맵에서 이웃하는 정사각형 셀들은 서로 1개의 변수만이
다운로드 맨위로