검색어 입력폼

아주대학교 기초전기전자실험 과목-실험 10. 연산 증폭기와 파형 발생기

저작시기 2009.12 |등록일 2010.02.19 한글파일한글 (hwp) | 2페이지 | 가격 1,000원

소개글

아주대학교 기초전기전자실험 과목

목차

10.1 실험의 목표
10.2 연산 증폭기와 파형 증폭기
10.2.1 반전 증폭기와 비반전 증폭기 : feedback과 안정성(stability)
10.2.2 가산 증폭기(summing amplifier)와 감산 증폭기(difference amplifier)

본문내용

10.1 실험의 목표
(1) 연산 증폭기 회로에서 negative feedback, positive feedback, 안정도 사이의 상관관계를 익힐 수 있다.
(2) 반전 증폭기, 비반전 증폭기, 미분기, 적분기, 덧셈기, 뺼셈기 등 연산 증폭기를 이용한 연산 회로의 동작 특성을 알고 연산 증폭기 회로 설계를 할 수 있다.
(3) 파형 발생기 회로의 동작을 알고 발전기의 개념을 익힌다.

10.2 연산 증폭기와 파형 증폭기
- 연산증폭기는 입력단이 차동증폭기로 구성되어있으므로 두 입력 단자에 들어온 신호의 차이에 비례하는 전압이 출력된다. 빼어지는 신호가 들어가는 단자를 -로하여 반전입력 단자라 하고 신호가 들어가는 단자를 +로 하여 비반전 입력단자라 한다.
다운로드 맨위로