검색어 입력폼

LC Oscillator 설계

저작시기 2009.10 |등록일 2010.02.04 한글파일한글 (hwp) | 7페이지 | 가격 1,000원

소개글

회로이론 설계과제 중 LC Oscillator 설계에 관란 레포트입니다.

목차

1. 제목
2. 목적
3. 설계과정
4. 결과
5. 토의 및 결론

본문내용

이때, 0.1초 후에 회로의 스위치를 열게 되면, RLC 회로로 바뀐다.

또한 이때의 RLC 회로는 병렬연결로 되어 있으므로, 어떤 요소에서 를 측정 하더라도 같은 값이 나오게 된다.

이때, 을 적용하면, 다음과 같은 식을 얻게 된다.



이 이차 미분 방정식에서, 는 회로의 감소 계수(damping ratio)를 나타내며,
은 비제동 고유 주파수(undamped natural frequency)를 나타 낸다.



4. 결과
- 회로 구성 및 시뮬레이션 결과
위의 그래프를 통해 약 5.5초까지 Oscillation이 발생함을 확인할 수 있다.
- 흐르는 전류 확인
105.3mA 이상의 전류가 흐르지 않음을 확인함.
- 오차분석
① (L, C)
② (L+5%, C+5%) [약 6초까지 oscillation ]
③ (L+5%, C-5%) [ 약 5.8초까지 oscillation ]
④ (L-5%, C+5%) [ 약 5.6초까지 oscillation)]
⑤ (L-5%, C-5%) [ 약 5.4초까지 oscillation ]
4. 토의 및 결론
- RLC회로의 R이 커질수록 oscillation되는 구간이 길어짐을 확인할 수 있었고, 이 결과에 따라 R을 없앴을 때 가장 긴 oscillation구간이 그려짐을 확인하였다.
- 수식을 통하여 R이 이상일 때 진동이 시작됨을 알 수 있었고, 저항이 1.6Ω일 때 시뮬레이션을 통해 짧게 진동하는 그래프를 확인할 수 있었다. 그리고 100Ω일 때의 그래프를 확인하여 실제로 저항이 커짐에 따라 진동이 길어짐을 확인하였다.
- 처음 회로에서 oscillation시간이
다운로드 맨위로