검색어 입력폼

MOSFET 이론

저작시기 2009.03 |등록일 2009.04.08 파워포인트파일MS 파워포인트 (ppt) | 40페이지 | 가격 3,000원

소개글

MOSFET 이론에 대한 ppt자료입니다.

목차

* 금속-절연체-반도체 FET
소 개
기본동작(p형 Si기판 위에 n형 채널 형성)
기본동작
문턱전압(Threshold voltage) : VT
이상적 MOS 커패시터
실제표면의 영향(1)
실제표면의 영향(2)
문턱전압
중략...

본문내용

* 금속-절연체-반도체 FET
소 개
디지털 소자에 널리 사용
채널 전류는 채널로부터 절연체에 의해 분리된 게이트 전극에 인가된 전압으로 제어
반도체로는 Si를, 절연체에는 SiO2 를, 게이트는 Al 이 일반적으로 이용
기본동작(p형 Si기판 위에 n형 채널 형성)
n+형 소스와 드레인 영역은 p형 기판에 확산 또는 이온 주입으로 형성
얇은 산화물층(SiO2)은 Si 표면으로부터 Al 금속 게이트를 분리
기판에 대한 양의 전압을 게이트에 인가 : 양의 전하가 게이트 금속에 부착
기본동작
게이트 밑 쪽의 Si에 공핍영역과 이동성 전자를 함유하는 얇은
표면층의 형성으로 인해 음의
전하가 유기
이 전자는 FET의 채널을
형성하여 Drain에서 Source로
전류를 흐르게 만든다.

문턱전압(Threshold voltage) : VT
MOS트랜지스터에서 중요한 파라미터
채널을 생성시키는 데 필요한 최소 게이트 전압
n형 채널소자의 양의 게이트전압은 어떤 VT 값보다는 커야 된다
공핍형(depletion-mode) 트랜지스터
0의 게이트전압에서 이미 채널이 존재
이 소자를 차단상태로 하기 위해서는 음의 게이트전압이 필요
정상전도상태(normally on)
증식형(enhancement mode) 트랜지스터
0의 게이트전압 때 정상차단상태(normally off)
전도성 채널을 생성하는데 충분하게 큰 게이트 전압을 인가

참고 자료

없음
다운로드 맨위로