검색어 입력폼

레지스터 실험(Pspice)

저작시기 2009.11 |등록일 2009.12.24 워드파일MS 워드 (doc) | 3페이지 | 가격 400원

소개글

pspice로 구성한 시프트 레지스터 입니다.

목차

레지스터 실험(Pspice)
1.목적
2.결과
3.고찰

본문내용

1. 목적
▣ 레지스터의 기본 원리를 이해한다.
▣ 시프트 레지스터(Shift register)를 이용한 카운터의 동작을 이해한다.
중략..

3. 고찰
D F/F 를 이용한 4비트 우측 시프트 레지스터를 위와 같이 구성했다. D F/F은 4개가 필요 했고 PRE 와 CRL 에는 HI를 인가하여 일정한 값을 주었다. 그리고 INPUT은 펄스파를 주었는데 주기가 20S 인 파형으로 나타냈다. ON time, OFF time은 논리값이 ‘1’ 일 때와 ‘0’일 때 지속되는 시간이다. CLK 에는 주기가 10S인 펄스파를 인가 했다. 시뮬레이션 범위는 100S로 하여 측정했다. 결과는 위의 그래프와 같이 나타났다. 시프트 레지스터란 내부에 저장돼 있는 2진 정보를 우측 혹은 좌측으로 이동 시킬 수 있는 장치이다. 모든 플립플롭에 공통의 클럭 펄스를 입력시키면 한 단계씩 자리이동이 발생한다. 위의 시뮬레이션 결과를 보면 A 에서 D까지 한단계씩 우측으로 이동하는 결과를 볼 수 있다. 결과로 보아 PSPICE 의 구현이 잘 됐다고 판단했다.

4. 결과 문제
(1) 실험에서 D-FF 7474를 이용한 카운터 회로를 구성하고 이론적으로 계산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라.
실험하지 않았다.
(2) 실험에서 JK-FF 7476을 이용한 카운터 회로를 구성하고 이론적으로 계산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라.
실험 하지 않았다.
다운로드 맨위로