검색어 입력폼

verilog 4bit alu

저작시기 2009.12 |등록일 2009.12.23 한글파일한글 (hwp) | 5페이지 | 가격 900원

소개글

xilinx로 사용하였고
덧셈 뺄쎔 등의 12가지 기능을하는 4bit alu입니다.

목차

○문제 정의를 위한 명세(specification) 및 설계 범위
○제어 신호에 따른 산술/논리 연산 목록 (Control signal table)
○설계 회로와 구현한 프로그램 소스(verilog HDL or VHDL codes)

본문내용

A,B 4bit를 각각 입력받고 S1,S2,Cin을 입력받는다.
M이 1이라면 산술연산을 하는데 S1,S2,Cin의 3bit에따라 8개 중 하나의 연산의 종류가 결정되고 M이 0이라면 논리연산을 하는데 S1,S2의 2bit에따라 4개중 하나의 연산의 종류가 결정된다. 이때 논리연산은 4x1MUX로 and or xor not을 결정하고 2x1MUX로 산술(M=1)인지 논리(M=0)인지 결정한다.

참고 자료

없음

태그

다운로드 맨위로