검색어 입력폼

64bit R2SDF FFT for OFDM verilog source

저작시기 2009.12 |등록일 2009.12.22 한글파일한글 (hwp) | 12페이지 | 가격 2,500원

소개글

64-point R2SDF FFT를 verilog로 이용해서 프로그래밍 한 후 speed, area , power dissipation를 비교해보자.

Input Data 28bit(real 14bit, imag 14bit)
Output data 28bit
- real 14bit(6bit.8bit)
- imag 14bit(6bit.8bit)
Coefficient : ROM 방식(Twiddle)
R2SDF Pipeline structure

목차

1.설계목표
2.설계내용
3.설계결과
4.결론

본문내용

1. 설계 목표
64-point R2SDF FFT를 verilog로 이용해서 프로그래밍 한 후 speed, area , power dissipation를 비교해보자.

2. 설계 내용


Input Data 28bit(real 14bit, imag 14bit)
Output data 28bit
- real 14bit(6bit.8bit)
- imag 14bit(6bit.8bit)
R2SDF Pipeline structure
Coefficient : ROM 방식(Twiddle)
w0=28`b0000010000000000000000000000;
w1=28`b**************************11;
w2=28`b**************************10;
w3=28`b**************************10;
w4=28`b**************************10;
w5=28`b**************************11;
w6=28`b**************************10;
w7=28`b**************************10;
w8=28`b**************************11;
w9=28`b**************************10;
w10=28`b**************************11;
w11=28`b0*************11111100011110;
w12=28`b0*************11111100010011;
w13=28`b0*************11111100001011;
w14=28`b00*************1111100000101;
w15=28`b000*************111100000001;
w16=28`b00000000*************0000000;
w17=28`b**************************01;
w18=28`b**************************01;
w19=28`b**************************11;
w20=28`b**************************11;
w21=28`b**************************10;
w22=28`b1*************11111100101011;
w23=28`b1*************11111100111010;
다운로드 맨위로