검색어 입력폼
평가점수A

vhdl을 이용한 카운터 설계

저작시기 2009.05 |등록일 2009.11.12 한글파일한컴오피스 (hwp) | 6페이지 | 가격 2,000원

소개글

논리회로 설계실험 레포트 입니다.

A+자료 이며, 고찰 부분 정도만 본인에 맞게 수정하시면 될 듯 합니다.

목차

1. Purpose
2. Problem Statement
3. Sources & Results

본문내용

1. Purpose
If문과 When문으로 이루어진 3비트 up/down 카운터를 바탕으로 3비트 binary / gray 카운터를 설계한다. Testbench를 임의로 설정하여 직접 상태표처럼 값이 도출되는지 확인할 수 있다.

2. Problem Statement
① Describe what is the problem.
강의안의 3bit up/down counter 예제를 참고하여 binary/gray counter을 설계한다. 조건으로는 주어진 entity 및 상태표 및 상태도를 이용하며, testbench는 counter의 특성을 충분히 보여줄 수 있는 입력으로 직접 입력한다.

② Describe how do you solve the problem.
Reset이 0일 때 다른 요소들의 값에 관계없이 000의 상태를 나타내고 그렇지 않은 경우에 클락이 상승엣지 일 때 다음 상태로 이동하게 된다. 그 후 case문을 짜는데 진리표에 맞춰서 when, if & else문을 이용하여 진리표에 맞게 상태를 입력한다. 자세한 것은 아래의 상태표와 상태도를 참고한다.


3. Sources & Results
<빨간색 표기부분은 본 레포트 각 소스파일 하단부의 주석 부분임을 명시한다.>
<binary/gray counter의 소스>
-- Company:
-- Engineer:
--
-- Create Date: 17:55:54 04/14/2009
-- Design Name:
-- Module Name: bin_gray_cnt - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:

참고 자료

없음
다운로드 맨위로